















A PIPELINED ADC USING BACKGROUND CALIBRATION WIHT MISMATCH SHAPER 








We propose a background calibration technique for a pipeline ADC，which uses an error feedback to 
realize a band-pass noise shaping and a correlation operation to detect mismatches with a noise shaping 
dynamic element matching method to realize a high pass mismatch shaping. The detection accuracy and 
speed can be improved. At the same time, it is possible to realize a noise shaping type pipelined ADC. 
When the proposed method is applied to a 12-bit pipelined ADC, the simulation results show 
improvements of 38dB in the SNDR. 
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𝑫𝟑 ∙ 𝑽𝒓𝒆𝒇 
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図５ 従来手法 1 
 
（３）エラーフィードバック構造＋NSDEM 


















図６ 従来構成 2 
 
 




















































































































図１１ 提案手法 2の周波数スペクトラム 
 
５． シミュレーション結果 











ミスマッチ 1 段目に 1% 














図１２ 提案手法 1の補正前後の出力 FFT 
  
図１３ 提案手法 2の補正前後の出力 FFT 
 
表２および表３に提案手法 1と 2での SNRと有効ビット
数（ENOB）の理論値と補正前後結果の比較を示す． 
全体 12bit構成のパイプライン ADCを 8倍オーパーサン
プリングしているため，提案手法 1での SNOBは約 13.7bit
になる．提案手法 2での SNOBは約 14.2bit になる． 
 
表２ シミュレーション結果(提案手法 1) 




SNR 85.9 dB 46.9 dB 84.4 dB 
ENOB 14.0bit 7.5 bit 13.7 bit 
 
表３ シミュレーション結果(提案手法 2) 




SNR 88.9 dB 46.9 dB 86.6 dB 
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